Sistemas Digitales

Teoría y Diseño Multivibrador Astable 555

Simulación Multivibrador Astable 555 en Proteus 

Lógica Combinatoria y Lógica Secuencial, Flip Flop – Latch

Teoría y Ejemplo Latch NAND

Simulación de un Latch NAND en Proteus

Teoría y Ejemplo Latch NOR

Simulación de un Latch NOR en Proteus

Estado de un Flip FLop, Pulsos Digitales y Señales de Reloj

Teoría y Ejemplo Flip Flop S-R

Simulación de un Flip Flop S-R en Proteus

Teoría y Ejemplo Flip Flop D

Simulación de un Flip Flip D en Proteus

Teoría y Ejemplo de un Flip Flop J-K

Simulación de un Flip Flop J-K

Teoría de un Flip Flop T

Simulación de un Flip Flop T

Transferencia Asíncrona Mediante Las Entradas PRESET y CLEAR

Almacenamiento y Transferencia de Datos de Flip Flops en Paralelo y Serie

Ejemplo Registros de Desplazamiento

Transferencia en Serie Entre Registros Flip Flop D

Contador Binario, Número MOD y Diagrama de Transición de Estados

Diseño de un Contador Síncrono de 0-7 con Flip Flops J-K (MOD-8)

Simulación de un Contador Síncrono de 0-7 con Flip Flops J-K (MOD-8) en Proteus

Diseño de un Reloj con Sincronía de Línea con Flip Flops J-K y Contadores 74192

Simulación de un Reloj con Sincronía de Línea con Flip Flops J-K y Contadores 74192 (Conformador de Pulsos y Contador MOD-60) – Parte 1

Simulación de un Reloj con Sincronía de Línea con Flip Flops J-K y Contadores 74192 (Contadores 74192 y Display 7 Segmentos) – Parte 2